Benarkah Samsung Merencanakan NAND 1.000 Lapisan? Delapan Pertanyaan Penting

Samsung telah secara terbuka membahas rencana pembuatan memori flash NAND dengan lebih dari 1.000 lapisan pada 2030. Kedengarannya mengesankan, tetapi apa sebenarnya artinya bagi produk penyimpanan yang kita gunakan? Apakah ukuran fisiknya akan lebih tinggi, lebih sulit diproduksi, kurang andal, lebih lambat, atau justru lebih murah? Dan kapan konsumen benar-benar bisa membelinya?

Peta jalan Samsung pada 2022 menetapkan lebih dari 1.000 lapisan V-NAND sebagai sasaran untuk 2030. Pada Agustus 2026, perusahaan tersebut memperkenalkan V10 Bonding V-NAND dengan lebih dari 400 lapisan. Keduanya merupakan pencapaian penting, tetapi target 1.000 lapisan tidak sama dengan produk yang sudah dipasarkan. Mari kita bahas delapan pertanyaan praktis, dimulai dari pertanyaan yang paling mendasar.

1. Apakah Kita Benar-Benar Membicarakan 1.000 Lapisan, Seperti Gedung 1.000 Lantai?

Ya. Perbandingan dengan gedung ternyata cukup tepat. NAND planar tradisional menempatkan sel memori di sepanjang permukaan datar. NAND tiga dimensi, atau V-NAND menurut istilah Samsung, membangun lapisan sel tambahan ke arah atas. Bayangkan luas permukaan silikon sebagai sebidang tanah: alih-alih memperluas bangunan ke lahan yang lebih besar, produsen menambahkan lantai.

Sebagai gambaran, Burj Khalifa di Dubai, gedung tertinggi yang telah selesai dibangun di dunia, memiliki 163 lantai di atas permukaan tanah dengan tinggi 828 meter (2.717 kaki). Susunan NAND 1.000 lapisan akan memiliki lebih dari enam kali jumlah lapisan memori dibandingkan jumlah lantai Burj Khalifa. Tentu saja, lantai-lantai ini berukuran mikroskopis, bukan tempat yang bisa dilalui manusia.

Analogi ini bisa diperluas. Gedung pencakar langit membutuhkan poros lift untuk menghubungkan lantai-lantainya. NAND membutuhkan struktur kanal vertikal yang melewati banyak lapisan sel memori. Kanal tersebut merupakan bagian dari arsitektur kelistrikan yang memungkinkan sel diakses, bukan sekadar lubang kosong atau kabel tembaga biasa.

Intinya: Yang dimaksud Samsung memang lapisan memori vertikal. Tantangannya adalah membuat lantai-lantai mikroskopis itu beserta sambungan listriknya bekerja secara konsisten.

2. Seberapa Tinggi Secara Fisik NAND 1.000 Lapisan? Apakah Chip Jadinya Akan Lebih Besar?

Ada tiga ukuran tinggi yang berbeda untuk dipertimbangkan: tinggi susunan memori aktif, ketebalan die silikon, dan tinggi komponen akhir dalam kemasan yang disolder ke papan sirkuit. Ketiganya bukan ukuran yang bisa saling dipertukarkan.

Susunan memori yang lebih tinggi tidak otomatis membutuhkan kemasan NAND akhir yang lebih tinggi. Produsen dapat mengurangi ketebalan setiap lapisan, menipiskan silikon penyangga, mengubah susunan sirkuit, dan menggunakan metode pengemasan canggih.

Samsung sudah menunjukkan bahwa penambahan lapisan tidak harus menyebabkan kenaikan tinggi yang sebanding. Perusahaan melaporkan bahwa V-NAND generasi ketujuh dengan 176 lapisan memiliki tinggi yang mirip dengan generasi sebelumnya yang memiliki lebih dari 100 lapisan, antara lain karena ukuran selnya diperkecil.

Untuk memahami skalanya, bayangkan jarak vertikal antarlapisan memori sebesar 45 nanometer sebagai contoh ilustratif. Mengalikan 1.000 lapisan dengan 45 nanometer menghasilkan 45 mikrometer, atau 0,045 milimeter, sebelum menambahkan bagian struktur dan sambungan tambahan. Itu kira-kira setengah diameter sehelai rambut manusia pada umumnya. Ini hanya contoh dimensi, bukan tinggi tumpukan 1.000 lapisan atau jarak antarlapisan yang diumumkan Samsung.

Kemasan akhirnya bisa tetap berukuran serupa dengan komponen NAND saat ini, meskipun arsitektur internalnya menjadi lebih rumit. Hal ini penting untuk flash drive USB, kartu microSD, ponsel pintar, dan SSD ringkas, yang memiliki keterbatasan tinggi komponen serta ruang pada papan sirkuit.

Intinya: Tumpukan internal akan lebih rumit dan mungkin lebih tinggi, tetapi ukuran fisik kemasan NAND akhir tidak harus menjadi lebih besar.

3. Jika Kanal Vertikal Begitu Dalam, Bagaimana Produsen Membuatnya?

Ini mungkin tantangan manufaktur paling mengesankan dalam seluruh peta jalan tersebut. Bayangkan membuat lubang sempit menembus ratusan lapisan material mikroskopis, menjaga agar lubang tetap sejajar dan bentuknya terpelihara, lalu melapisi bagian dalamnya dengan material yang dikendalikan secara presisi. Sekarang ulangi proses itu jutaan atau miliaran kali di seluruh wafer.

Kanal vertikal terkadang dibandingkan dengan papan penghubung sakelar, tetapi lebih tepat digambarkan sebagai jalur listrik bersama yang melewati rangkaian sel memori. Word line menyediakan sinyal kendali bagi sel pada tingkat tertentu. Kanal itu sendiri merupakan bagian dari struktur transistor; bukan sekadar kabel yang melewati sederetan sakelar terpisah.

Produsen tidak menggunakan mata bor mekanis berukuran sangat kecil. Mereka menggunakan proses etsa semikonduktor berbasis plasma untuk menghilangkan material. Ketika lubang semakin dalam dibandingkan lebarnya, semakin sulit menjaga dinding samping tetap lurus, dimensi tetap seragam, dan laju etsa tetap dapat diterima. Ini dikenal sebagai tantangan etsa dengan rasio aspek tinggi (high-aspect-ratio etching).

Peralatan manufaktur baru atau yang ditingkatkan secara besar-besaran merupakan bagian dari solusinya. Perusahaan peralatan semikonduktor seperti Lam Research dan Tokyo Electron telah berinvestasi dalam teknologi etsa rasio aspek tinggi dan etsa kriogenik yang canggih. Proses kriogenik menggunakan suhu rendah yang dikendalikan secara cermat serta kimia plasma untuk memperbaiki perilaku etsa pada struktur yang sulit. Setelah lubang terbentuk, peralatan deposisi juga harus menempatkan lapisan film tipis secara konsisten di sepanjang dinding kanal.

Ada pilihan rekayasa penting lainnya: jangan mencoba mengetsa seluruh 1.000 lapisan dalam satu operasi tanpa jeda. Beberapa tumpukan yang lebih pendek dapat dibuat dan dihubungkan, sehingga mengurangi kedalaman yang diperlukan pada setiap tahap etsa. V10 Samsung menggunakan pendekatan tiga tumpukan, sedangkan arsitektur Bonding V-NAND membuat wafer sel dan wafer sirkuit periferal secara terpisah sebelum merekatkannya. Teknik-teknik ini mengatasi bagian berbeda dari masalah peningkatan skala; proses pengikatan wafer itu sendiri tidak sama dengan menyambungkan setiap kanal vertikal.

Namun, penyusunan beberapa bagian tumpukan menimbulkan tantangan baru terkait penyelarasan, antarmuka, hambatan listrik, dan tingkat hasil produksi yang layak. Masalahnya tidak hilang. Bentuk masalahnya yang berubah.

Intinya: Samsung tidak bisa mencapai 1.000 lapisan hanya dengan menjalankan peralatan etsa saat ini lebih lama. Peralatan, material, pengendalian proses, dan integrasi beberapa tumpukan harus berkembang bersama.

4. Jika Pembuatan Kanal Itu Sulit, Bagaimana NAND 1.000 Lapisan Bisa Andal?

Pertanyaan ini memang patut disikapi secara kritis. Selama bertahun-tahun, pembeli membandingkan NAND SLC, MLC, TLC, dan kemudian QLC berdasarkan daya tahan, retensi data, dan keandalan. Setiap peningkatan jumlah bit yang disimpan per sel membuat keadaan tegangan sel semakin sulit dibedakan. Struktur 1.000 lapisan tampaknya menambah satu dimensi kesulitan lagi.

Namun, menambah lapisan memori dan menyimpan lebih banyak bit dalam setiap sel merupakan dua perubahan rekayasa yang berbeda. SLC menyimpan satu bit per sel, MLC dua, TLC tiga, dan QLC empat. Penambahan bit per sel mempersempit margin tegangan yang tersedia. Sebaliknya, peningkatan jumlah lapisan vertikal menambah tantangan fabrikasi, geometri, keseragaman listrik, dan integrasi.

Kanal yang lebih panjang bisa sulit dibuat dengan keseragaman yang baik. Sedikit perubahan diameter dari bagian atas ke bawah, ketebalan film yang tidak merata, atau variasi hambatan listrik dapat mengubah perilaku setiap sel. Sebagian perbedaan itu dapat menyulitkan pembacaan atau memperkecil margin untuk pemrograman yang andal.

Pembahasan rekayasa V10 Samsung mengakui tantangan akibat struktur yang semakin tinggi dan menjelaskan peningkatan pada profil kanal, keseragaman proses, serta pengoperasian perangkat. Itu perkembangan yang menggembirakan, tetapi tidak sama dengan data keandalan jangka panjang di lapangan yang sudah dipublikasikan untuk produk 1.000 lapisan di masa depan.

Kontroler NAND juga membantu melindungi data. Kontroler menggunakan kode koreksi kesalahan (ECC), pengelolaan blok rusak, wear leveling, dan teknik percobaan ulang pembacaan (read-retry). Produsen menyaring die dan menguji karakteristik daya tahan serta retensi data pada berbagai kondisi operasi. Meski demikian, kontroler secanggih apa pun tidak bisa mengubah memori cacat menjadi memori sempurna, dan chip yang lulus pengujian pabrik bukan jaminan bahwa data akan bertahan tanpa daya untuk selamanya.

Apakah tingkat kesulitannya meningkat secara eksponensial? Belum tentu dalam pengertian matematis. Lebih banyak tahapan proses dan toleransi yang semakin ketat dapat memperbesar masalah secara bersamaan, tetapi tidak ada rumus yang dapat dibenarkan untuk menyatakan bahwa NAND 1.000 lapisan pasti memiliki keandalan lebih rendah dengan persentase tertentu dibandingkan NAND 176 lapisan.

Intinya: Pertanyaannya bukan apakah Samsung dapat mendemonstrasikan chip 1.000 lapisan yang berfungsi. Pertanyaannya adalah apakah perusahaan mampu memproduksinya dalam volume besar dengan daya tahan, retensi data, dan tingkat kesalahan yang secara konsisten memenuhi persyaratan pada biaya yang dapat diterima.

5. Apakah 1.000 Lapisan Akan Membuat Penulisan NAND Lebih Lambat?

Menulis data ke NAND umumnya lebih menuntut daripada membacanya karena proses pemrograman mengubah keadaan muatan sel memori. Lebih banyak lapisan dapat menimbulkan komplikasi listrik, termasuk jalur kanal yang lebih panjang dan beban kapasitif yang lebih tinggi. Namun, lebih banyak lapisan tidak otomatis berarti penulisan lebih lambat.

Ada tiga pengukuran waktu internal yang penting: waktu pemrograman halaman (tPROG), waktu pembacaan halaman (tR), dan waktu penghapusan blok (tBERS). Ketiganya berbeda dari angka throughput megabita per detik yang diiklankan untuk SSD atau flash drive USB.

V-NAND generasi keenam Samsung, yang diperkenalkan pada 2019, melaporkan latensi operasi penulisan di bawah 450 mikrodetik (0,450 milidetik) dan latensi pembacaan di bawah 45 mikrodetik (0,045 milidetik). Angka itu meningkat dibandingkan generasi sebelumnya, yang masing-masing sekitar 500 dan 50 mikrodetik. Dengan kata lain, Samsung meningkatkan jumlah lapisan sekaligus mengurangi latensi.

Untuk melihat mengapa perubahan kecil itu penting, gunakan 0,450 milidetik sebagai nilai dasar hipotetis. Kenaikan latensi pemrograman sebesar 25% akan menghasilkan 0,563 milidetik; kenaikan 50% menghasilkan 0,675 milidetik; dan jika menjadi dua kali lipat, hasilnya 0,900 milidetik. Ini adalah ilustrasi, bukan perkiraan untuk NAND 1.000 lapisan Samsung.

Ada pula data terbaru yang lebih menggembirakan. Samsung menyatakan V10 Bonding V-NAND mencapai kinerja pemrograman sekitar 45% lebih cepat dan I/O NAND 33% lebih cepat dibandingkan V9, meskipun jumlah lapisannya melebihi 400. Peningkatan tersebut merupakan angka perbandingan antargenerasi yang dilaporkan Samsung; bukan berarti setiap SSD berbasis V10 akan menulis 45% lebih cepat.

Pada tingkat perangkat, kontroler menulis ke beberapa die dan plane, menyembunyikan sebagian waktu operasi melalui paralelisme, serta menggunakan cache. Karena itu, kinerja produk penyimpanan dapat berbeda dari kinerja setiap die NAND di dalamnya. Kepadatan yang lebih tinggi mungkin membantu kapasitas, tetapi mengurangi jumlah die yang tersedia untuk penulisan paralel pada kapasitas produk tertentu.

Intinya: Tidak ada cara yang dapat dipertanggungjawabkan untuk mengalikan jumlah lapisan menjadi perkiraan latensi penulisan di masa depan. Tantangannya adalah apakah peningkatan arsitektur dan sirkuit mampu mengimbangi kerumitan listrik tambahan.

6. Apakah NAND 1.000 Lapisan Membutuhkan Kontroler yang Lebih Cerdas dan Bertenaga?

Mungkin, tetapi bukan semata-mata karena kontroler harus mengingat lantai mana dari 1.000 lantai yang mengandung sektor rusak. NAND umumnya mengelola halaman fisik dan blok penghapusan, sedangkan komputer host melihat sektor logis atau alamat blok logis. Informasi blok rusak dan tabel pemetaan memungkinkan kontroler menghindari bagian yang tidak dapat digunakan tanpa memindai setiap blok sebelum setiap penulisan.

Bayangkan sistem reservasi hotel. Sistem itu tidak memeriksa setiap kamar setiap kali tamu melakukan check-in. Sistem sudah memiliki catatan kamar mana yang tersedia, terisi, atau sedang tidak dapat digunakan. Kontroler flash bekerja dengan pencatatan yang sebanding, meskipun algoritma sebenarnya jauh lebih rumit.

Kepadatan NAND yang lebih tinggi mungkin berarti struktur pemetaan yang lebih besar, lebih banyak blok fisik per die, atau kebutuhan penjadwalan yang berbeda. Namun, jika dua perangkat sama-sama menyediakan kapasitas 1 TB, versi 1.000 lapisan tidak otomatis memerlukan tabel pemetaan yang secara proporsional lebih besar daripada versi 176 lapisan. Granularitas pemetaan, organisasi fisik, rancangan firmware, dan memori kontroler yang tersedia semuanya berpengaruh.

Potensi perlambatan yang lebih serius berasal dari koreksi kesalahan dan perpindahan data. Jika NAND masa depan membutuhkan ECC yang lebih kuat, lebih banyak percobaan ulang pembacaan, atau lebih banyak garbage collection, kontroler mungkin menghabiskan waktu tambahan untuk memulihkan atau mengatur ulang data. Sebaliknya, peningkatan kualitas NAND dan arsitektur kontroler dapat mencegah penalti tersebut.

Bandingkan perangkat 1 TB berbasis NAND lama dengan perangkat 1 TB berbasis NAND yang jauh lebih padat: kapasitas logisnya tetap sama, meskipun jumlah dan susunan die fisiknya berbeda. Sekarang bandingkan perangkat 1 TB dengan perangkat 8 TB. Perangkat yang lebih besar memiliki kapasitas jauh lebih banyak untuk dikelola, tetapi itu bukan bukti bahwa jumlah lapisan vertikal sendiri menyebabkan beban kerja delapan kali lipat.

Intinya: Kontroler akan terus berkembang, terutama dalam koreksi kesalahan, penjadwalan, dan pemetaan. Namun, lebih banyak lapisan tidak berarti kebutuhan pemrosesan kontroler meningkat secara linear.

7. Apakah Lebih Sedikit Chip NAND Membuat Penyimpanan Lebih Murah—atau Justru Lebih Lambat?

Ini salah satu alasan ekonomi terkuat untuk NAND 1.000 lapisan. Jika produsen dapat menghasilkan lebih banyak bit yang layak digunakan per wafer, biaya per gigabita mungkin turun. Die berkapasitas lebih tinggi juga dapat memungkinkan SSD atau drive USB mencapai kapasitas target dengan lebih sedikit die, sehingga berpotensi menyederhanakan pengemasan dan mengurangi jumlah komponen.

Namun, lebih banyak lapisan tidak otomatis menghasilkan peningkatan kapasitas yang sebanding. Luas die, jumlah bit per sel, jarak antarsel, sirkuit periferal, area cadangan, dan tingkat hasil produksi yang layak semuanya memengaruhi kepadatan yang dapat digunakan.

Ini adalah contoh kapasitas die hipotetis, bukan peta jalan produk Samsung. Untuk menyederhanakan perhitungan, 1 TB dianggap setara dengan sekitar 8 Tb sebelum kapasitas cadangan dan overhead pemformatan. Satu kemasan dapat berisi beberapa die NAND, sehingga jumlah die belum tentu sama dengan jumlah kemasan.

Sekarang pertimbangkan aspek ekonomi manufaktur. Wafer masa depan mungkin lebih mahal diproses karena membutuhkan etsa, deposisi, pengikatan, pemeriksaan, dan pengujian tambahan. Namun, jika wafer tersebut menghasilkan jauh lebih banyak penyimpanan yang dapat digunakan, biaya per terabita masih bisa turun.

Dalam ilustrasi ini, biaya pemrosesan wafer naik 60%, tetapi biaya per terabita yang dapat digunakan turun 36%. Semua angka ini sepenuhnya hipotetis dan tidak mencakup pengemasan, kontroler, perakitan, distribusi, serta keuntungan. Angka tersebut menggambarkan prinsip ekonominya, bukan biaya Samsung yang sebenarnya.

Ada pula konsekuensi terhadap kinerja. Kontroler SSD mencapai throughput tinggi antara lain dengan menulis ke beberapa die NAND secara paralel. Mengganti 16 die berkapasitas lebih rendah dengan empat die berkapasitas lebih tinggi dapat mengurangi paralelisme pada tingkat die. Hal ini bisa memengaruhi kecepatan tulis berkelanjutan, terutama setelah cache SLC drive habis. Antarmuka yang lebih cepat, plane tambahan, dan penjadwalan yang lebih baik dapat membantu, tetapi belum tentu menghilangkan kompromi tersebut.

Untuk flash drive USB yang sangat mempertimbangkan biaya, produsen mungkin lebih memilih jumlah die yang lebih sedikit dan biaya komponen yang lebih rendah. Untuk SSD kelas perusahaan, mempertahankan throughput yang konsisten mungkin membenarkan konfigurasi die yang berbeda.

Bahkan jika biaya produksi NAND turun, harga eceran bergantung pada pasokan, permintaan, tingkat pemanfaatan kapasitas produksi, persediaan, dan posisi produk di pasar. Biaya per bit yang lebih rendah tidak menjamin harga yang dibayar pelanggan langsung turun.

Intinya: Tujuan ekonominya bukan sekadar menggunakan lebih sedikit chip. Tujuannya adalah memperoleh lebih banyak kapasitas penyimpanan yang dapat digunakan dan andal untuk setiap dolar biaya manufaktur, tanpa terlalu banyak mengorbankan kinerja.

8. Apakah Hukum Moore Mulai Kehilangan Tenaga, dan Kapan NAND 1.000 Lapisan Hadir?

Gordon Moore, salah satu pendiri Intel, terkenal karena pengamatannya bahwa jumlah transistor dalam sirkuit terpadu cenderung berlipat ganda kira-kira setiap dua tahun. Versi populer yang menyebut 18 bulan sering dikaitkan dengan ekspektasi terhadap kinerja komputasi. Hukum Moore merupakan pengamatan industri dan ekspektasi ekonomi, bukan hukum fisika yang mewajibkan kemajuan berlanjut selamanya.

Produsen NAND menemukan jalur lain untuk meningkatkan kepadatan: alih-alih hanya mengecilkan fitur pada chip datar, mereka membangun ke arah vertikal. Samsung memperkenalkan V-NAND komersial pertamanya pada 2013 dengan 24 lapisan. Demonstrasi V10 pada 2026 melampaui 400 lapisan. Perusahaan telah secara terbuka membahas rencana untuk melewati 1.000 lapisan pada 2030.

Tanggalnya penting, tetapi pilihan katanya juga penting. Pada Samsung Tech Day 2022, perusahaan menyatakan membayangkan susunan lebih dari 1.000 lapisan pada 2030. Itu merupakan sasaran peta jalan pengembangan, bukan tanggal produksi massal atau peluncuran ritel yang dijamin.

Setidaknya ada tiga tonggak yang perlu dibedakan: berhasil mendemonstrasikan teknologinya, memproduksinya dengan tingkat hasil yang layak secara ekonomi, dan mengirimkannya sebagai bagian dari SSD, flash drive USB, serta perangkat jadi lainnya. Ketiga tonggak tersebut dapat terjadi pada waktu yang berbeda.

Jadi, apakah NAND 1.000 lapisan masih lima tahun lagi atau 25 tahun lagi? Sasaran yang diumumkan Samsung secara terbuka mengarah ke sekitar 2030, hanya sekitar empat tahun setelah tanggal penerbitan artikel ini pada Oktober 2026. Namun, waktu pasti ketersediaan komersialnya belum dikonfirmasi.

Intinya: Hukum Moore mungkin tidak lagi menggambarkan setiap langkah kemajuan semikonduktor, tetapi upaya memperoleh lebih banyak bit per dolar terus berlanjut. Apakah NAND 1.000 lapisan menjadi teknologi arus utama yang terjangkau akan bergantung pada ekonomi manufaktur dan keandalan, sama besarnya dengan pencapaian jumlah lapisan yang menjadi sorotan.

Pemikiran Akhir: 1.000 Lapisan Adalah Tonggak, Bukan Garis Akhir

Rencana Samsung itu nyata. Perusahaan telah secara terbuka membahas upaya melampaui 1.000 lapisan V-NAND pada 2030, dan pengumuman V10 dengan lebih dari 400 lapisan menunjukkan bahwa pengembangannya terus berjalan. Namun, mudah sekali menyamakan pencapaian manufaktur yang mengesankan dengan produk penyimpanan yang otomatis lebih baik.

Bagi pelanggan, pertanyaan pentingnya tetap sama: Berapa kapasitas penyimpanan yang kita dapatkan? Seberapa cepat data bisa ditulis? Berapa lama data tetap dapat diandalkan? Dan berapa biayanya?

Chip NAND 1.000 lapisan yang terlalu mahal, memiliki tingkat hasil produksi yang buruk, atau memaksa kompromi kinerja yang tidak dapat diterima tidak akan otomatis memenangkan pasar. Pencapaian sesungguhnya adalah menghadirkan kepadatan lebih tinggi sambil mempertahankan keandalan dan keekonomian yang sejak awal membuat memori flash bermanfaat.

Itulah sebabnya perjalanan menuju 1.000 lapisan layak diikuti. Bukan karena angka tersebut memiliki keajaiban tersendiri, melainkan karena rekayasa yang diperlukan untuk mencapainya akan membentuk generasi berikutnya dari SSD, drive USB, kartu memori, dan produk penyimpanan flash lainnya.

Sumber dan Bacaan Lebih Lanjut

• Samsung Tech Day 2022: lebih dari 1.000 lapisan V-NAND pada 2030
• Samsung FMS 2026: V10 Bonding V-NAND dengan lebih dari 400 lapisan
• Pembahasan rekayasa dan pengembangan Samsung V10
• Samsung: Kisah di Balik V-NAND
• Samsung: Latensi V-NAND generasi keenam dan teknologi lubang kanal
• The Skyscraper Center: Data gedung Burj Khalifa